DIALOG(R)File 352:Derwent WPI (c) 2004 Thomson Derwent. All rts. reserv.

010587585 **Image available** WPI Acc No: 1996-084538/199609 Related WPI Acc No: 1998-579310

XRAM Acc No: C96-027364 XRPX Acc No: N96-070904

Thin film semiconductor device mfr. e.g. TFT - involves forming amorphous semiconductor film with specified maximum field effect mobility

Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME); KUSUMOTO N (KUSU-I);

OHTANI H (OHTA-I); TAKEMURA Y (TAKE-I) Inventor: KUSUMOTO N; OHTANI H; TAKEMURA Y Number of Countries: 002 Number of Patents: 006

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date V	Veek	
JP 7335906	Α	19951222	JP 94156647	\mathbf{A}_{\cdot}	19940614	199609	В
US 5656825	Α	19970812	US 95487166	Α	19950607	199738	
US 5940690	Α	19990817	US 95487166	Α	19950607	199939	
			US 97844856	Α	19970423		
US 6337232	B1	20020108	US 95487166	Α	19950607	200211	N
			US 97844856	Α	19970423		
			US 99325572	Α	19990604		
US 200200552	09 A1	20020509	9 US 95487160	6 A	1995060	7 200235	5
			US 97844856	Α	19970423		
			US 99325572	\mathbf{A}	19990604		
			US 20011819	Α	20011205		
US 6541795	B2	20030401	US 95487166	A.	19950607	200324	
			US 97844856	Α	19970423		
			US 99325572	Α	19990604		
			US 20011819	· A	20011205		

Priority Applications (No Type Date): JP 94156647 A 19940614; US 99325572 A 19990604

Patent Details:

Patent No	Kind Lan F	g Main IPC I	Filing Notes
JP 7335906	Α	14 H01L-029/786	
US 5656825	5 A	19 H01L-029/76	
US 5940690) A	H01L-021/265	Div ex application US 95487166
			Div ex patent US 5656825
US 6337232	2 B1	H01L-021/265	Div ex application US 95487166
			Div ex application US 97844856
			Div ex patent US 5656825
			Div ex patent US 5940690
US 2002005	5209 A1	H01L-021/00	Div ex application US 95487166
			Div ex application US 97844856
			Div ex application US 99325572
US 6541795	5 B2	H01L-029/76	Div ex application US 95487166

Div ex application US 97844856 Div ex application US 99325572 Div ex patent US 5656825 Div ex patent US 5940690 Div ex patent US 6337232

Abstract (Basic): JP 7335906 A

The semiconductor device includes an amorphous semiconductor film of thickness about 400A or more formed on the insulated surface. The film is then etched extensively and a domain having a thickness of 300A or less is formed. The maximum field effect mobility of the film is more than 50cm2/Vs.

USE - For a drive circuit such as active matrix, LCD, image sensor, SOI, IC, microprocessor, microcontroller, memory

ADVANTAGE - Provides semiconductor device with good characteristics.

Dwg.1/11

Title Terms: THIN; FILM; SEMICONDUCTOR; DEVICE; MANUFACTURE; TFT; FORMING;

AMORPHOUS; SEMICONDUCTOR; FILM; SPECIFIED; MAXIMUM; FIELD; EFFECT; MOBILE

Derwent Class: L03; U12

International Patent Class (Main): H01L-021/00; H01L-021/265; H01L-029/76;

H01L-029/786

International Patent Class (Additional): H01L-021/20; H01L-021/336;

H01L-027/01; H01L-027/12

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

05043306 **Image available**

THIN FILM SEMICONDUCTOR DEVICE AND FABRICATION THEREOF

PUB. NO.:

07-335906 [JP 7335906 A]

PUBLISHED:

December 22, 1995 (19951222)

INVENTOR(s): KUSUMOTO NAOTO

OTANI HISASHI

TAKEMURA YASUHIKO

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese

Company

or Corporation), JP (Japan)

APPL. NO.:

06-156647 [JP 94156647]

FILED:

June 14, 1994 (19940614)

INTL CLASS:

[6] H01L-029/786; H01L-021/20; H01L-027/12; H01L-021/336

JAPIO CLASS: 42.2 (ELECTRONICS - Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R004 (PLASMA); R011 (LIQUID CRYSTALS); R096

(ELECTRONIC MATERIALS -- Glass Conductors); R097 (ELECTRONIC

MATERIALS -- Metal Oxide Semiconductors, MOS); R131

(INFORMATION PROCESSING -- Microcomputers & Microprocessers)

ABSTRACT

obtain a semiconductor integrated circuit having To **PURPOSE:** characteristics by crystallizing an amorphous semiconductor film through thermal annealing, for example, etching the crystallized film to produce a semiconductor film having specific thickness, crystalline thin employing the crystalline semiconductor film as an active layer of a TFT for attaining higher characteristics.

CONSTITUTION: After formation of a layer containing nickel, the majority of amorphous silicon is crystallized through thermal annealing in a nitrogen atmosphere but the amorphous silicon is left partially. In order to enhance the crystallinity, the imperfectly crystallized part is crystallized by projecting KrF excimer laser light. The crystalline silicon is then etched to have a thickness of 150-300 angstroms. A crystalline silicon film 105 thus obtained is then etched to form an insular region 106 thus composing the active layer of a TFT. This structure realizes a silicon film of 300 angstroms thick or less having crystallinity sufficient enough to achieve such characteristics as the maximum field effect mobility is 50cm(sup 2)/Vs or above.

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-335906

(43)公開日 平成7年(1995)12月22日


(51) Int. C1. ⁶ H01L 29/786 21/20	識別記号	FI .			
27/12	R				
	9056-4M	HO1L 29/78 311 H			
	9056-4M	311 Y			
	審査請求	未請求 請求項の数14 FD (全14頁) 最終頁に続く	'		
(21)出願番号	特願平6-156647	(71)出願人 000153878			
		株式会社半導体エネルギー研究所			
(22)出願日	平成6年(1994)6月14日	神奈川県厚木市長谷398番地			
		(72)発明者 楠本 直人			
		神奈川県厚木市長谷398番地 株式会社半			
	•	導体エネルギー研究所内			
		(72)発明者 大谷 久			
		神奈川県厚木市長谷398番地 株式会社半			
		導体エネルギー研究所内			
		(72)発明者 竹村 保彦			
		神奈川県厚木市長谷398番地 株式会社半			
		導体エネルギー研究所内			

(54) 【発明の名称】薄膜状半導体装置およびその作製方法

(57)【要約】

【目的】 良好な特性を示す薄膜トランジスタ (TFT) を提供する。

【構成】 絶縁表面上に、400Å以上の厚さの非晶質 半導体膜を形成し、それを全面的にもしくは選択的にエ ッチングして、厚さ300Å以下の領域を形成し、これ をTFTのチャネル形成領域として使用する。



【特許請求の範囲】

【請求項1】 絶縁表面上に存在し、その上にゲイト電極が形成された部分の厚さが平均で300Å以下の薄膜状の結晶性半導体の活性層を有し、電界効果移動度の最大値が50cm²/Vs以上であることを特徴とする薄膜トランジスタ。

1

【請求項2】 絶縁表面上に形成された少なくとも2つの薄膜トランジスタを有する半導体集積回路で、第1の薄膜トランジスタの結晶性半導体の活性層のうち、その上にゲイト電極が形成された部分の平均的な厚さが300A以下であり、第2の薄膜トランジスタの結晶性半導体の活性層のうち、その上にゲイト電極が形成された部分の平均的な厚さが400A以上であることを特徴とする薄膜半導体集積回路。

【請求項3】 絶縁表面上に形成された薄膜状の結晶性 半導体層と、その上に形成されたゲイト電極とを有し、 該半導体層のうち、その上にゲイト電極が形成された部 分の厚さが平均で300A以下であり、ソースもしくは ドレインのコンタクトの形成されている部分の厚さが平 均で400A以上であることを特徴とする薄膜トランジ 20 スタ。

【請求項4】 絶縁表面上に形成された薄膜状の結晶性 半導体層と、その上に形成されたゲイト電極とを有し、 該半導体層には、ゲイト電極によって隔てられ、その平 均的な厚さが400Å以上の1対の領域が存在すること を特徴とする薄膜半導体装置。

【請求項5】 絶縁表面上に存在し、その上にゲイト電極が形成された部分の厚さが平均で300A以下であり、非晶質状態から熱アニールもしくは光アニールによって結晶化された薄膜状の結晶性半導体の活性層と、厚 30 さが500A以下のゲイト絶縁膜とを有することを特徴とする薄膜半導体装置。

【請求項6】 絶縁表面上に形成された薄膜状の結晶性 半導体層において、その上にゲイト電極が形成された領 域の平均的な厚さが、該半導体層の周囲の部分の平均的 な厚さと概略同一であることを特徴とする薄膜半導体装 置。

【請求項7】 絶縁表面上に存在し、平均の厚さが400Å以上の第1の領域と、平均の厚さが300Å以下の第2の領域とを有する薄膜状の結晶性半導体の活性層と、厚さが500Å以下のゲイト絶縁膜とを有することを特徴とする薄膜半導体装置。

【請求項8】 絶縁表面上に存在し、その上にゲイト電極が形成される部分の平均の厚さが300人以下である薄膜状の結晶性半導体の活性層と、厚さが500人以下の非熱酸化法によって形成されたゲイト絶縁膜とを有することを特徴とする薄膜半導体装置。

【請求項9】 絶縁表面上に存在し、概略H型の平均の スやイメージセンサー等の駆動回路、あるいはSOI集 厚さが300Å以下の領域を有する結晶性半導体層と、 積回路や従来の半導体集積回路(マイクロプロセッサー 該半導体層上にゲイト絶縁膜とゲイト電極とを有するこ 50 やマイクロコントローラ、マイクロコンピュータ、ある

とを特徴とする薄膜半導体装置。

【請求項10】 絶縁表面上に存在する厚さ400A以上の結晶性半導体膜によって形成されたマスク合わせのマーカーと、チャネル形成領域の厚さが300A以下である薄膜トランジスタの活性層とを有する薄膜半導体集積回路において、前記マーカーと前記活性層とは同一被膜から形成されたことを特徴とする半導体集積回路。

【請求項11】 絶縁表面上に厚さ400Å以上の非晶質状態の半導体層を形成する工程と、

③ 該半導体層を光アニールまたは熱アニールによって結晶 化せしめる工程と、

該半導体層の全部もしくは一部を薄膜化する工程と、 該半導体層をエッチングして島状に形成する工程と、 該島状の半導体領域上にゲイト電極およびゲイト絶縁膜 を形成する工程と、を有することを特徴とする薄膜半導 体装置の作製方法。

【請求項12】 絶縁表面上に厚さ400A以上の非晶質状態の半導体層を形成する工程と、

該半導体層を結晶化を促進する触媒元素を用いて、結晶 化せしめる工程と、

該半導体層のうち、少なくとも、チャネル形成領域となる部分を薄膜化する工程と、

該島状の半導体領域上にゲイト電極およびゲイト絶縁膜 を形成する工程と、を有することを特徴とする薄膜半導 体装置の作製方法。

【請求項13】 絶縁表面上に厚さ400A以上の結晶 性の半導体層を形成する工程と、

該半導体層の全部もしくは一部を薄膜化する工程と、

前記工程によって薄膜化された領域の一部もしくは全部 をエッチングして島状に形成する工程と、

該島状の半導体領域上にゲイト電極およびゲイト絶縁膜を形成する工程と、を有することを特徴とする薄膜半導体装置の作製方法。

【請求項14】 絶縁表面上に厚さ400Å以上の結晶性の半導体層を形成する工程と、

該半導体層の全部もしくは一部を薄膜化する工程と、 該半導体層をエッチングして、島状に形成する工程と、 を有することを特徴とする薄膜半導体装置の作製方法に おいて、前記エッチング工程において、エッチングされ る領域は、前記薄膜化工程によって薄膜化された領域に 含まれることを特徴とする薄膜半導体装置の作製方法。

【発明の詳細な説明】

[0001]

40

【産業上の利用分野】本発明は、絶縁表面上に薄膜状の 絶縁ゲイト型半導体装置(薄膜トランジスタもしくはT FT)の構造および作製方法に関する。本発明による半 導体装置は、液晶ディスプレー等のアクティブマトリク スやイメージセンサー等の駆動回路、あるいはSOI集 積回路や従来の半導体集積回路(マイクロプロセッサー やマイクロコントローラ、マイクロコンピュータ、ある

いは半導体メモリー等)に使用されるものである。 [0002]

【従来の技術】近年、絶縁基板上、もしくは半導体基板 上であっても厚い絶縁膜によって半導体基板と隔てられ た表面(絶縁表面)上に絶縁ゲイト型半導体装置(MI SFET)を形成する研究が盛んに成されている。特に 半導体層(活性層)が薄膜状である半導体装置を薄膜ト ランジスタ(TFT)という。このような半導体装置に おいては、単結晶の半導体のような良好な結晶性を有す る素子を得ることは困難で、通常は結晶性は有するが単 10 結晶でない、非単結晶の半導体を用いていた。

[0003]

【発明が解決しようとする課題】このような非単結晶半 導体は、単結晶半導体に比較して特性が悪く、特に、ゲ イト電極に逆電圧(すなわち、Nチャネル型TFTの場 合には負、Pチャネル型TFTの場合には正の電圧)を 印加した場合には、ソース/ドレイン間のリーク電流が 増加するという問題があった。この問題は、特にアクテ ィプマトリクス回路のスイッチングトランジスタにTF Tを用いる場合には致命的であった。

【0004】従来、この問題に関しては、TFTにおい てチャネルの形成される半導体層 (活性層) を薄くする ことによって解決できるという報告があった。例えば、 林久雄他は、Jpn. J. Appl. Phys. vol. 23 (1984) L819 に おいて、結晶性のシリコンの活性層の厚さを100Åか ら1000Åまで変化させてTFTの特性を調べ、活性 層が薄くなると、電界効果移動度が向上し、しきい値電 圧、リーク電流が低下するという好ましい特性が得られ た、と報告している。

【0005】しかしながら、この報告では電界効果移動 30 度は最大でも10cm²/Vsと極めて低く、アクティ プマトリクス回路のスイッチングトランジスタには用い ることができても、それを駆動するための回路に用いる ことは不可能であった。そもそも、この報告では、結晶 性シリコン膜は、as-depoの状態で得られたもの を利用したものであり、好ましい結晶性を有していなか った。

【0006】一方、良好な結晶性を有する半導体膜を非 単結晶半導体膜から得るには、熱アニールによって結晶 成長させる方法(固相成長法、SPC)もしくは、レー ザーもしくはそれと同等な強光を照射して液相状態を経 て、あるいは固相のまま結晶化させる方法(光アニール 法) が知られていた。例えば、シリコン膜を非単結晶シ リコンから熱アニール法によって得るには、非晶質シリ コン膜を500~650℃で加熱することが必要であっ た。

【0007】しかしながら、これらの方法では、基板 (下地を含む) の影響があるため、少なくとも500Å の厚さのシリコン膜を用いなければ良好な結晶性は得ら れなかった。本発明はこのような問題点に鑑みてなされ 50 コン膜の厚さは温度や電圧、時間によって決定されるの

たものであり、良好な結晶性シリコン膜を用いて、より 高い特性が得られるTFTを提供することを課題とす る。また、このような良好な特性のTFTを用いて作製 される半導体集積回路の好ましい構成を提供することを 別の課題とする。

[0008]

【課題を解決するための手段】本発明は、厚さ400Å 以上の非晶質半導体膜を熱アニール法もしくは光アニー ル法、あるいはそれらの併用によって結晶化させたの ち、これを全面的もしくは選択的にエッチングすること によって、厚さ300A以下の薄い結晶性半導体膜と し、これをTFTの活性層(チャネル形成領域の形成さ れる部分、すなわち、その上にゲイト電極が形成される 部分)として用いることを特徴とするものである。

【0009】本発明は活性層の厚さに特色があるのであ るが、以下、特に指示しない場合の厚さとは、指定され た領域の平均的な厚さのことをいう。これは、多結晶材 料であると、粒界等の存在によって、凹凸が形成され る。そして、何らかの理由によって、部分的に膜厚が異 常に小さかったり大きかったりすることがある。しか 20 し、このような異常な部分が素子や回路全体に影響を及 ぼすことはないので、無視してもよい。本発明が特定の 部分の平均的な厚さに着目するのはこのような理由から である。

【0010】本発明においては、活性層の半導体膜の結 晶性が優れていることが特色でもあり、その点で従来の TFT等とは異なる。しかしながら、結晶性について客 観的に論じることは極めて難しい。そこで、本発明では 結晶性が良好であることを、それを用いて作製したTF Tの電界効果移動度によって評価する。ただし、電界効 果移動度はゲイト電圧やその他の条件によって変動する ものであるが、最大値はそのTFTの活性層の結晶性を 客観的に反映しているものと考えられるので、評価には 適している。本発明においては、典型的には、最大の電 界効果移動度が、50cm²/Vs以上、好ましくは、 100cm'/Vs以上の特性が得られるに十分な結晶 性を有し、厚さが300人以下のシリコン膜を得ること

【0011】本発明において、半導体としてシリコンを 用いる場合には上記のエッチング工程は2通りの方法を 採用することが可能である。第1の方法は、シリコン膜 を薄く酸化して、酸化珪素膜を形成し、これをエッチン グする、という工程を必要な数だけ繰り返しておこなう ことを特徴とする。この方法は、シリコン膜を直接、溶 解させてエッチングするという方法に比較するとエッチ ング深さの制御性に優れている。

【0012】上記工程において酸化をおこなうには、熱 酸化や陽極酸化、あるいは酸化剤による酸化をおこなえ ばよい。熱酸化あるいは陽極酸化では、酸化されるシリ

で、大きな基板を処理する場合にも極めて均一に制御できる。酸化剤を用いる場合も同様である。酸化剤を用いる場合には、酸化剤としては、硝酸や過酸化水素、重クロム酸塩、過マンガン酸塩の溶液を用いればよい。例えば、過酸化水素とアンモニアの混合溶液は極めて安定に酸化をおこなうことができる。

【0013】以上の方法によって薄い酸化珪素膜を形成したのち、酸化珪素をエッチングするが、シリコンはエッチングしないエッチャント(例えば、1%フッ酸等のフッ化水素系の溶液)にシリコン膜をさらすことによって、表面に形成された酸化珪素膜をエッチングする。この結果、酸化された分だけシリコン膜は薄くなる。この方法の問題点は工程を繰り返す必要から、エッチングする深さが大きくなると時間がかかることである。

【0014】第2の方法は酸化剤に加えて、酸化珪素をも積極的にエッチングする成分を含有する溶液を用いてエッチングをおこなう方法であり、工程が1段階で済むことが第1の方法と異なり、そのため量産性の点で優れている。溶液としては、過酸化水素もしくは硝酸等の酸化剤にフッ酸を加えたものを用いればよい。エッチング20レートの調整はフッ酸の濃度や緩衝溶液(酢酸等)の添加量を選択すればよい。しかしながら、溶液の成分、温度、エッチングの時間等を精密に制御しないと、エッチング深さが大きくバラついてしまう。精密な深さ制御が難しいことが問題である。以上、第1の方法か、第2の方法か、いずれを選択するかは量産性、精密制御性等を考慮して決定すればよい。

【0015】本発明においては、上記の工程によってシリコン膜をエッチングし、薄膜化する操作は、基板全面に対しておこなってもよいが、必要な箇所だけおこなう 30とより効果的である。上記の操作が必要とされるのは、TFTのチャネルが形成される部分であるので、上にゲイト電極が形成される部分(チャネル形成領域)を含む領域に対して上記の薄膜化をおこなうとよい。逆に、ソース/ドレイン電極を設ける領域に対しては、ある程度の厚さのシリコン膜が有るほうがコンタクトホールを形成する上で有利であるので、上記の薄膜化は避ける方が好ましい。

【0016】また、複数のTFTを有する場合には、特にリーク電流が低いことが要求される回路(例えば、ア 40 クティブマトリクス回路のスイッチングトランジスタ)やオン電流が小さくても構わない回路において、上記の薄膜化を適用すると効果が大きい。

【0017】本発明は、結晶化の促進のためにニッケル、パラジウム、白金、コパルト、鉄等の重金属を含有せしめた場合におこなうと極めて効果的である。これらの重金属元素は非晶質シリコン膜中において、熱アニールによる結晶化の際の触媒として機能し、熱アニール時間の短縮と、熱アニール温度の低温化の点で効果がある。しかしながら、これらの元素がシリコン中に残留す

ると、様々なTFT特性に悪影響を与える。特にリーク電流は、これらの元素をトラップセンターとして生じるものと類推されており、これらの元素の除去が課題とされていた。これらの元素はシリコン膜と他の膜の界面に偏析しやすく、特にゲイト絶縁膜との界面に存在することは好ましいことではなかった。

[0018] しかしながら、上記の工程によって活性層の薄膜化をおこなうと、酸化珪素のエッチング工程において、これらの元素の濃度の大きな部分もエッチングされてしまうので、これら結晶化促進のための元素の濃度を低減できる。その際には、図11に示すように、薄膜化されたシリコン活性層領域cのうち、ニッケル等の濃度の高かった領域が選択的にエッチングされ、ホールaが多数形成される。(図11(A)、(B))

【0019】その結果、チャネルの断面積 b が増加し、実質的なチャネル幅は a 幾何学的なチャネル長 d よりも大きくなる。このことは、オン電流の大きいことを要求されるTFTにとっては都合がよい。(図11(B))本発明は、リーク電流の低減のために、ゲイト電極とソース/ドレインの両方、もしくはいずれか一方と重ならないようにしたオフセットゲイト構造のTFTに対して実施すると、リーク電流抑制の効果を得る上でより効果的である。

【0020】本発明においては、結果的にソース/ドレインの全部、もしくは一部が極めて薄くなり、そのため、ソース/ドレインにおける抵抗が非常に高くなる。このことは本発明が必要とされる回路(例えば、アクティブマトリクス回路のスイッチングトランジスタ)において問題となることは稀であるが、もし、ソース/ドレインの抵抗が問題となるようであれば、N型やP型の不純物元素の活性化を十分におこなうことが有効であり、必要である。そのためには、光アニールと熱アニールを組み合わせて活性化することが有効である。例えば、レーザー光の照射によって活性化をおこなった後、500~650℃の熱アニールによる活性化を重ねておこなうとよい。

【0021】なお、本発明においては活性層の厚さが極めて薄くなるので、レーザー光の照射に際しては、連続発振レーザーよりもパルス幅10μ秒以下のパルスレーザーが望ましい。本発明においては、チャネル形成領域は極めて薄く形成されるので、500A以下のゲイト絶縁膜をプラズマCVD法や減圧CVD、大気圧CVD、ECR(電子サイクロトロン共鳴)CVD法等のCVD法、あるいはスパッタ法によって堆積してもよい。この結果、電界効果移動度、しきい値電圧、立ち上がり特性(サブスレシュホールド特性、S値)が改善される。

【0022】従来、単結晶半導体ウェハー上に形成されるMOSデバイスでは、ゲイト絶縁膜の厚さは500A以下の薄いものが可能であった。これは、以下の2つの理由による。第1は単結晶ウェハー上ではいわゆるLO

COS技術等により、チャネル形成領域からフィールド 絶縁物へ移動する部分の段差が極めて緩やかであったこ とである。第2は、ゲイト絶縁膜として用いられた酸化 膜が熱酸化によって得られたものであり、極めて被覆性 に優れていたためである。この2つの理由から極めて薄 いゲイト絶縁膜が可能であった。

【0023】しかしながら、TFTにおいては第1の段 差の面では極めて不利であった。すなわち、活性層の厚 さが500A以上必要とされていた。また、第2の点で も、特に850℃以上の高温プロセスによって熱酸化を 10 おこなわう場合を除いて、熱酸化による十分な厚さのゲ イト絶縁膜を得ることは不可能であった。熱酸化の利用 できない場合には、CVD法やスパッタ法のような非熱 酸化法を採用することを余儀なくされていたが、これら の方法には段差被覆性の問題が常に付きまとっていた。 その結果、ゲイト絶縁膜の厚さを500人以下とするこ とは不可能とされてきた。しかしながら、本発明によっ てこれらの困難は解消された。

【0024】本発明によって活性層の厚さが300A以 下となったことにより、ゲイト絶縁膜が500人、ある 20 いはそれより薄いものであっても、段差被覆性はほとん ど問題でなくなった。特にゲイト絶縁膜を薄くできるこ との効果は、スパッタ法によってゲイト絶縁膜を形成す る場合に著しい。スパッタ法では、極めて熱酸化膜に近 い酸化珪素膜が得られるのであるが、成膜速度がCVD 法に比較して遅いためスパッタ法が採用されることは稀 であった。しかしながら、ゲイト絶縁膜が従来のものよ り薄くてすむようになったことにより、この点では、C VD法に対抗できるようになった。

【0025】本発明においては、初期の表面の凹凸の激 30 しいシリコン膜に関し、その凹凸を緩和できるという効 果もある。例えば、シリコン膜を露出した状態でレーザ ーを照射した場合には非常に凹凸の激しい表面となり、 ゲイト絶縁膜の段差被覆性の障害となったが、本発明に よって解消できる。これは、本発明において、シリコン 膜を薄膜化する工程によってなされるものであり、例え ば、過酸化水素とアンモニアの混合液によって酸化をお こない、フッ酸によってそれをエッチングするというエ 程では500Å程度であった凹凸が、最終的にはほとん ど無視できる程度にまで減少する。この凹凸を減少させ 40 る効果は用いるエッチャントによって異なり、必要とす る程度に応じてエッチャントを選択すればよい。

[0026]

【実施例】

〔実施例1〕本実施例を図1に示す。まず、基板101 (コーニング7059、100mm×100mm) 上に 下地酸化膜として、酸化珪素膜102をスパッタリング 法により1000~5000A、例えば、4000Aに 成膜した。この酸化珪素膜102は、ガラス基板からの シリコン膜103をプラズマCVD法により400~1 500Å、例えば、500Åに成膜した。

【0027】その後、非晶質シリコン膜上に数~数十A のニッケルもしくはニッケル化合物を含む層104 (ニ ッケル含有層)を形成した。ニッケル含有層104を形 成するには、

①ニッケル元素を含有した溶液を塗布したのち、乾燥さ

②ニッケルもしくはニッケル化合物をスパッタリング法 によって成膜する方法

③ガス状の有機ニッケルを熱、光、プラズマによって分 解・堆積させる方法(気相成長法)

のいずれかによって形成すればよい。①の方法において 溶液を塗布するには、例えば、スピンコーティング法 や、ディッピング法を用いればよい。本実施例において は、酢酸ニッケル膜をスピンコーティング法によって形。 成した。以下にその方法を詳述する。

【0028】まず、非晶質シリコン膜上にシリコン表面 を酸化することにより酸化珪素膜を10~50人に形成 した。酸化珪素膜を形成するには、酸素雰囲気中でのU V光の照射、熱酸化、過酸化水素による処理等によって おこなえばよい。ここでは、酸素雰囲気中でのUV光の 照射により酸化膜を20Åに成膜した。この酸化珪素膜 は、後のニッケル酢酸塩溶液を塗布する工程で、非晶質 シリコン膜の表面全体にニッケル酢酸塩溶液をゆき渡ら せるため、すなわち、シリコン膜の表面特性を改善し、 水溶液を弾かなくするためのものである。

【0029】つぎに、酢酸塩溶液中にニッケルを溶解し て、ニッケル酢酸塩溶液を作製した。このとき、ニッケ ルの濃度は10ppmとした。そして、回転させた基板 上にこのニッケル酢酸塩溶液を基板表面に2m1滴下 し、この状態を5分間保持してニッケル酢酸塩溶液を均 一に基板上に行き渡らせた。その後、基板の回転数を上 げてスピンドライ (2000 rpm、60秒) をおこな った。

【0030】本発明者の研究では、ニッケル酢酸塩溶液 中におけるニッケルの濃度は、1 p p m以上であれば実 用になる。このニッケル酢酸塩溶液の塗布工程を、1~ 複数回おこなうことにより、スピンドライ後の非晶質シ リコン膜の表面に平均20人の膜厚を有する酢酸ニッケ ル層を形成することができた。なお、この層というの は、完全な膜になっているとは限らない。他のニッケル 化合物を用いても同様にできる。このようにして、酢酸 ニッケル膜104を形成した。(図1 (A))

【0031】本実施例においては、非晶質シリコン膜上 にニッケルもしくはニッケル化合物を導入する方法を示 したが、非晶質シリコン膜の下(すなわち、下地酸化膜 102とシリコン膜103の間) にニッケルもしくはニ ッケル化合物を導入する方法を用いてもよい。この場合 不純物の拡散を防ぐために設けられる。そして、非晶質 50 は、非晶質シリコン膜の成膜前にニッケルもしくはニッ

ケル化合物を導入すればよい。

【0032】ニッケル含有層形成後、加熱炉において、 窒素雰囲気中において550℃、4時間の加熱処理をお こない結晶化せしめた。この熱アニールによって、大部 分の非晶質シリコンは結晶化したが、ところどころに非 晶質シリコンの部分が残されていた。そこで、結晶性向 上のためにKrFエキシマレーザー光(波長248n m) を照射し、これら不完全な結晶化部分をも結晶化さ せた。レーザーのエネルギー密度は200~350mJ /cm¹ とした。レーザーのエネルギー密度はシリコン 10 膜の厚さ、結晶化の度合い等を考慮して決定すればよ 61

【0033】その後、結晶性シリコン膜のエッチングを おこない150~300人の膜厚に形成した。このエッ チングの工程は、まず、過酸化水素とアンモニアの混合 溶液を用いて結晶性珪素膜の表意面を酸化させて酸化珪 素を形成して、その後、フッ酸によって酸化珪素膜を除 去することによりおこなった。この工程は、一度に50 ~120Å程度エッチングされるので、同じ操作を数回 繰り返すことにより、必要な厚さのエッチングをおこな 20 った。この混合溶液は、過酸化水素、アンモニア、水 が、5:2:2に混合されたものを使用したが、他の混 合比率のものでもよい。また、この他に硝酸を使用して もよいし、結晶性珪素膜の表面を熱酸化した後、フッ酸 でエッチングしても構わない。(図1 (B))

【0034】つぎに、このようにして得られた結晶性シ リコン膜105をドライエッチング法によってエッチン グレて、島状領域106 (島状シリコン膜)を形成し た。この島状シリコン膜106はTFTの活性層を構成 する。そして、ゲイト絶縁膜107として、膜厚200 30 ~1500Å、例えば、500Åの酸化珪素膜107を スパッタ法によって形成した。

【0035】その後、厚さ1000Å~3µm、例え ば、5000Aのアルミニウム(1wt%のSi、もし くは0.1~0.3wt%のScを含む) 膜をスパッタ リング法によって成膜して、これをパターニングして、 ゲイト電極108を形成した。つぎに基板をpH≒7、 1~3%の酒石酸のエチレングリコール溶液に浸し、白 金を陰極、アルミニウムのゲイト電極108を陽極とし で220 Vまで電圧を上げ、その状態で1時間保持して 終了させた。このようにして、厚さ1500~3500 Å、例えば、2000Åの陽極酸化物被膜109を形成 した。(図1(C))

【0036】その後、イオンドーピング法によって、島 状シリコン膜106に、ゲイト電極108および陽極酸 化物被膜109をマスクとして自己整合的に不純物(本 実施例においては燐)を注入した。ドーピングガスとし てはフォスフィン(PH,)を用いた。この場合のドー ズ量は1×10''~5×10''cm⁻'、加速電圧は10

~90kV、例えば、ドーズ量を5×10''原子/cm 1、加速電圧を80kVとした。この結果、N型不純物 領域110 (ソース/ドレイン)が形成された。(図1 (D))

【0037】さらに、KrFエキシマレーザー(波長2 48nm、パルス幅20nsec)を照射して、ドーピ ングされた不純物領域110の活性化をおこなった。レ ーザーのエネルギー密度は200~400mJ/c m'、好ましくは250~300mJ/cm'が適当で あった。この工程は350~500℃の熱アニールによ っておこなってもよい。つぎに、層間絶縁膜として、プ ラズマCVD法によって酸化珪素膜111を厚さ300 0 A に成膜した。 (図1 (E))

【0038】そして、層間絶縁膜111、ゲイト絶縁膜 107のエッチングをおこない、ソース/ドレインにコ ンタクトホールを形成した。その後、窒化チタン膜 (厚 さ1000Å)、アルミニウム膜(厚さ5000Å)を スパッタリング法によって成膜し、これをエッチングし てソース/ドレイン電極112、113を形成し、TF T回路を完成させた。(図1(F))

【0039】TFT作製後、さらに200~400℃で 水素化処理をおこなってもよい。本実施例のように、ソ ース/ドレインへのコンタクトの部分の活性層の厚さが 極めて薄い場合には、アルミニウムとシリコンが直接、 接触すると合金化によって、接触不良が発生する可能性 が高い。これを避けるためには、上述のように、アルミ ニウムとシリコンの間に窒化チタンその他の導電性でシ リコンやアルミニウムと反応しにくい膜を設けると良

【0040】本実施例では活性層の厚さを100点から 500Åまで変化させて、その特性を測定した。図5に は、活性層の厚さが上記実施例にしたがって、活性層を 薄膜化したもの(100Å)と、従来の方法のもの(5 00Å)のドレイン電流(I,) -ゲイト電圧(V,) 特性の例を示す。この図から、本発明によって活性層を 薄くすることのより、ゲイト電極に逆パイアス (負) 電 圧が印加された際のリーク電流の特性に大きく差が生じ たことが分かる。

【0041】リーク電流については、さらに詳しく測定 て、陽極酸化をおこなった。陽極酸化は、最初一定電流 40 し、図7に示した。特にV。=10Vのときのリーク電 流は活性層を薄くすることのより格段に減少しているこ とが分かる。このことは、ソース/ドレイン間に高い電 圧が印加される状態で低いリーク電流が要求されるアク ティプマトリクス回路のスイッチングトランジスタとし て好ましいものであった。その他に、電界効果移動度、 しきい値電圧についても測定したが、活性層が薄くなる にしたがい、前者は大きく、後者は小さくなることが確 認された。いずれの場合も活性層の厚さが300~40 0 Aの間で急激な変化が起こることが確認された。

【0042】〔実施例2〕本実施例では選択的にシリコ

50

ン層を薄膜化する場合について記述する。実施例1の場 合にはシリコン層は全面的に薄膜化した。この場合に は、ソース/ドレインにコンタクトホールを形成する場 合にオーバーエッチングのマージンが取りにくくなると いう問題以外に、マスク合わせのマーカーとして、別の 被膜を形成しなければならないという問題があった。特 に、これはトップゲイト型(ゲイト電極が活性層の上に 存在する)のTFTを形成する場合には大きな障害であ った。

【0043】この問題について詳しく述べると、従来、 透明な基板上に被膜を重ねて、素子を形成してゆく工程 においては、初期の段階で何らかの被膜のパターンをマ ーカーとして、その後のマスク合わせの工程で用いるこ とが一般的であった。そして、そのマーカーを形成する べき被膜としては、トップゲイト型のTFTにおいて は、シリコン膜を用いることが一般的であった。すなわ ち、トップゲイト型TFTのプロセスにおいては、最初 におこなわれるパターン形成が、島状領域の形成だから である。この島状領域の形成の際に、同時にマスク合わ せのマーカーも形成される。以後、全てのマスク合わせ 20 の工程において、この際に形成されたマーカーを用い

【0044】このマーカーはシリコン膜が薄くなるとい くつかの問題が生じた。特に、アルミニウム膜にパター ンを形成する場合には、マーカーの部分とアルミニウム 被膜との段差を判別してマスク合わせをおこなうことが 要求されたが、シリコン膜が500Å以下に薄くなる と、十分な段差が確認できなくなり、マスク合わせ工程 において不良が発生しやすくなった。

【0045】TFT特性の改善に加えて、マスク合わせ 30 の面でも改善する方法を示す。本実施例を図2に示す。 まず、透明なガラス基板201上に下地酸化膜として、 酸化珪素膜202をスパッタリング法により1000~ 5000Å、例えば、2000Åに成膜した。この酸化 珪素膜は、ガラス基板からの不純物の拡散を防ぐために 設けられる。そして、非晶質シリコン膜をプラズマCV D法により500~1500Å、例えば、800Åに成 膜した。ここで、シリコン膜の厚さを800人としたの は、マスク合わせにおいて、マーカーが十分に確認でき る厚さを確保するためである。(図2(A))

【0046】さらに、結晶性シリコン膜上に酸化珪素膜 204を500人に形成した。酸化珪素の代わりに窒化 珪素でも構わない。この酸化珪素膜204は後の熱アニ ールの際のキャップ膜となる。その後、非晶質シリコン 膜を500~650℃で熱アニールすることにより結晶 化せしめた。その際には、実施例1に示した如く、ニッ ケル等を結晶化促進の触媒元素として添加してもよい。 また、結晶性向上のために、熱アニール工程の後にKr Fエキシマレーザー光を照射してもよい。

05を形成して、パターニングをおこない、チャネル領 域を形成する近傍がエッチングされるようにマスクを形 成した。この状態の断面図を図2(B)に、また、上方 から見た図面を図4(A)に示す。本実施例では、第1 パターンおよび第2パターンという2つのパターンを形 成し、比較した。図4(A)の矢印は、図2の断面の方 向を示す。(図2(B)、図4(A))

【0048】その後、実施例1と同様にシリコン膜のエ ッチングをおこない、チャネル形成領域近傍を150~ 300Åの膜厚に形成した。この際には、過酸化水素と アンモニアの混合液による酸化と1%フッ酸によるエッ チングを交互におこない、必要とする厚さまでシリコン 膜をエッチングした。(図2(C))

【0049】そして、フォトレジスト205と酸化珪素 膜204を除去した。つぎに、このようにして得られた 結晶性シリコン膜をエッチングして、TFTを形成する 島状領域206 (島状シリコン膜) とマスク合わせのマ ーカー207、208を形成した。このときの上方から 見た図面を図4(B)に示す。この図では、先のシリコ ン膜の薄膜化のパターンも点線で示してある。この結 果、第1パターン(図4左側)では、薄いシリコン層の 領域の形状が概略H型となった。第2パターンでは、薄 いシリコン層の領域の形状は長方形であった。第2パタ ーンでは、島状領域をエッチングする際に、異常エッチ ングの際に島状領域のクビレの部分が断絶してしまうこ とがあったが、第1パターンではそのような現象は見ら れなかった。(図4(B))

その後、ゲイト絶縁膜として、膜厚200~1500 A、例えば、1000Aの酸化珪素膜209をプラズマ CVD法によって形成した。(図2(D))

【0050】そして、厚さ1000Å~3µm、例え ば、5000人の燐がドープされた多結晶のシリコン膜 を減圧CVD法によって成膜して、これをパターニング して、ゲイト電極・配線に対応するフォトレジストのバ ターンを形成した。この際には、マーカー207を用い た。そして、このフォトレジストのパターンによって多 結晶シリコン膜をエッチングして、ゲイト電極210を 形成した。このときの上方から見た図面を図4 (C) に 示す。(図4(C))

40 【0051】その後、イオンドーピング法によって、島 状シリコン膜206に、ゲイト電極210をマスクとし て自己整合的に不純物(本実施例においては燐)を注入 した。ドーピングガスとしてはPH、を用いた。この場 合のドーズ量は1×10¹2~5×10¹5 c m⁻¹、加速電 圧は10~90kV、例えば、ドーズ量を1×10'°c m⁻¹、加速電圧を80kVとした。この結果、N型不純 物領域211 (ソース/ドレイン)が形成された。 2 (E))

【0052】さらに、500~650℃、例えば、60 【0047】そして、酸化珪素膜上にフォトレジスト2 50 0℃で熱アニールすることによって、ドーピングされた 不純物の活性化をおこなった。その後、層間絶縁膜とし て、減圧CVD法によって酸化珪素膜212を厚さ30 00人に成膜した。

【0053】そして、層間絶縁膜212、ゲイト絶縁膜 209のエッチングをおこない、ソース/ドレインにコ ンタクトホールを形成した。このとき、実施例1と異な り、ソース/ドレイン領域は800Åと厚いため、コン タクトホールの形成が容易であった。その後、アルミニ ウム膜をスパッタリング法によって形成し、パターニン グレてソース/ドレイン電極・配線に対応するフォトレ 10 ジストのパターンを形成した。この際には、マーカー2 08を用いた。そして、このフォトレジストのパターン によってアルミニウム膜をエッチングして、ソースノド レイン電極・配線213、214を形成した。(図2 (F))

【0054】TFT作製後、さらに200~400℃で 水素化処理をおこなってもよい。このようにして得られ たTFTは、従来のTFTと比較して、半導体層のチャ ネル形成領域近傍が薄いため、電界効果移動度、しきい 値電圧、リーク電流等の特性に関しては、実施例1と大 20 差無いものが得られた。一方、マーカーのシリコン膜が 十分な厚さであったために、マスク合わせの不良を減ら すことができた。また、ソース、ドレインに関しては、 800人の厚さであったために、十分に低いシート抵抗 であった。また、本実施例では、ソース/ドレインの部 分の厚さが十分であったので、窒化チタン膜を設けなく とも、ソース/ドレインでコンタクト不良が発生するこ とはなかった。

【0055】〔実施例3〕本実施例を図3に示す。本実 施例は、TFT型液晶表示装置の周辺回路のシフトレジ 30 スタ回路に用いられるCMOS素子とアクティブマトリ クスのスイッチングトランジスタ(画素TFT)の作製 に関して本発明を適用した例を示す。まず、基板301 上に下地酸化膜として、酸化珪素膜302をスパッタリ ング法により1000~5000Å、例えば、1000 Aに成膜した。そして、非晶質シリコン膜をプラズマC VD法により400~1500人、例えば、500人に

【0056】その後、実施例1と同様にスピンコーティ ング法によって非晶質シリコン膜上に数~数十人の二ッ 40 ケル含有層を形成した。ニッケル含有層形成後、加熱炉 において、窒素雰囲気中において550℃、4時間の加 熱処理をおこない結晶化せしめた。その後、さらに、結 晶性向上のために、200~350mJ/cm'のエネ ルギー密度のKrFエキシマレーザー光を照射した。

(図3(A))

【0057】つぎに、このようにして得られた結晶性シ リコン膜上に実施例2と同様にマスクを形成し、アクテ ィブマトリクス回路の領域のみを薄膜化して、薄いシリ コン領域303~を形成した。領域303~のシリコン 50 スパッタ法によって形成し、パターニングしてソース/

膜の厚さは300Åとした。エッチングの方法は実施例 2と同様におこなった。(図3(B))

【0058】その後、この様にして得られた結晶性珪素 膜をパターニングして、島状領域304、305、30 6 (島状珪素膜)を形成した。この島状珪素膜304、 305、306はTFTの活性層であり、前二者は周辺 駆動回路のシフトレジスタの回路に用いられ、最後の1 つはアクティブマトリクス回路の画素TFTに用いられ る。そして、ゲイト絶縁膜307として、膜厚200~ 1500Å、例えば、1000Åの酸化珪素膜307を プラズマCVD法によって形成した。(図3(C)) 【0059】その後、厚さ1000Å~3μm、例え ば、5000人のアルミニウム膜をスパッタ法によって 成膜して、これをパターニングして、ゲイト電極30 8、309、310を形成した。つぎに基板をpH≒ 7、1~3%の酒石酸のエチレングリコール溶液に浸 し、白金を陰極、アルミニウムのゲイト電極308、3 09、310を陽極として、陽極酸化をおこなった。陽 極酸化は、最初一定電流で220Vまで電圧を上げ、そ の状態で1時間保持して終了させた。このようにして、 厚さ1500~3500Å、例えば、2000Åの陽極 酸化物を形成した。

【0060】その後、イオンドーピング法によって、島 状珪素膜304、305、306に、ゲイト電極30 8、309、310をマスクとして自己整合的に不純物 を注入した。この際には、最初に前面にフォスフィン (PH) をドーピングガスとして燐を注入してN型不純 物領域311、312、313を形成した。(図3 (D))

【0061】その後、Nチャネル型のTFTを形成する 部分をフォトレジスト314で覆って、Pチャネル型の TFTを形成する部分にジボラン(B, H,)をドーピ ングガスとして硼素を注入して、N型不純物領域311 であった領域が反転して、P型不純物領域315を形成 した。この場合、燐のドーズ量は2~8×10''c m-1、加速電圧は80kV、硼素のドーズ量は4~10 ×10¹ cm⁻¹、加速電圧を65kVとした。(図3

【0062】さらに、KrFエキシマレーザー(波長2 48nm、パルス幅20nsec)を照射して、不純物 領域312、313、315の活性化をおこなった。レ ーザーのエネルギー密度は200~400mJノc m'、好ましくは250~300mJ/cm'が適当で あった。つぎに、層間絶縁膜316として、プラズマC VD法によって酸化珪素膜316を厚さ3000Aに成 膜した。

【0063】そして、層間絶縁膜316、ゲイト絶縁膜 307のエッチングをおこない、ソース/ドレインにコ ンタクトホールを形成した。その後、アルミニウム膜を

16

ドレイン電極317、318、319を形成した。(図3(F))

【0064】最後に、バッシベーション膜320として厚さ2000~6000A、例えば、3000Aの窒化 珪素膜をプラズマCVD法によって形成し、これと酸化 珪素膜316、ゲイト絶縁膜307をエッチングして、不純物領域313に対してコンタクトホールを形成した。そして、インディウム錫酸化物膜(ITO膜)を形成し、これをエッチングして、画素電極321を形成した。(図3(G))以上のようにして、周辺回路のシフ 10トレジスタ回路と画素TFTが形成された。

【0065】本実施例では画素TFTはリーク電流の小さい、活性層の薄いシリコン層を用い、また、オン電流の大きなことの要求されるシフトレジスタ等の回路においては、活性層の比較的厚いシリコン層を用いて、半導体集積回路を構成することができたので、回路全体としての特性を向上させることができた。

【0066】〔実施例4〕本実施例を図8および図9に示す。本実施例は、TFT型液晶表示装置の周辺回路のシフトレジスタ回路に用いられるCMOS素子とアクテ 20ィプマトリクスのスイッチングトランジスタ(画素TFT)の作製に関して本発明を適用した例を示す。まず、基板401上に下地酸化膜として、酸化珪素膜402をスパッタリング法により1000~5000Å、例えば、2000Åに成膜した。そして、非晶質シリコン膜をプラズマCVD法により400~1500Å、例えば、600Åに成膜し、結晶化させた。

【0067】つぎに、このようにして得られた結晶性シリコン膜403上に実施例2と同様にマスクを形成し、アクティブマトリクス回路のチャネル形成領域および全 30てのTFT形成領域の周辺を薄膜化して、薄いシリコン領域403°を形成した。薄いシリコン領域のシリコン膜の厚さは300Åとした。エッチングの方法は実施例2と同様におこなった。ここで島状領域の周辺領域を薄膜化したのは、後の工程の島状領域を形成する際に、チャネル領域を形成する周辺が過剰にエッチングされることを防ぐためである。(図8(A))

【0068】その後、この様にして得られた結晶性シリコン膜403をエッチングして、島状領域404、405 (島状シリコン膜)を形成した。この際、エッチング40は先に薄膜化された領域403'のみに対しておこなわれた。このことの効果を図10を使って、簡単に説明する。図10の(A)~(D)は、実施例2の様に島状領域の周辺部を薄膜化せずに形成したものである。図10(A)および(B)はシリコン膜をエッチングする工程の前を示している。同図において、厚さ600人の領域1に、上記と同様の薄膜化工程によって、厚さ300人まで薄膜化された領域2が形成されている。図の斜線部3は島状領域のパターンを示しており、これ以外の部分がエッチングされることとなる。ここでエッチングを進50

めてゆく。(図10(A)、(B))

【0069】まず、シリコン膜を300Åエッチングし たときの様子は図10(C)の様になる。このとき、島 状領域の形成される部分6、7の領域ではシリコン膜は エッチングされないので、以前と同じ膜厚(それぞれ、 300人、600人)を有している。ここで、領域6は 後にゲイト電極が形成される領域であり、島状領域の段 差の小さいことが望まれる。一方、図10(B)におい て、600人の厚さを有していた領域1は、珪素膜がエ ッチングされ薄くなり、約300人の厚さのシリコン領 域である。また、一方、図10(B)において、300 Aの厚さを有していた領域2は、珪素膜が全てエッチン グされ、下地酸化膜の表面5が現れてくる。しかし、依 然としてシリコン領域4と領域6、7はつながってお り、更なるエッチングが必要である。(図10(C)) 【0070】さらに、シリコン膜を300Åエッチング すると図10(D)の様になる。図10(C)において は、300Åのシリコン膜が残っていた領域4は、丁 度、全てのシリコン膜がエッチングされ、下地酸化膜表 面9が露出する。しかし、図10(C)において、下地 酸化膜表面5が露出していた領域10では、さらに、下 地酸化膜の奥深くまでエッチングがおこなわれてしま う。このため、シリコンと酸化珪素のエッチングレート が3:1という好ましい条件でさえ、島状領域8のうち 厚さが300点だった部分6と、下地酸化膜との段差は 少なくとも400Å程度ある。この段差は、エッチング の際にシリコンと酸化珪素の選択比によって、変動する が、島状領域を薄膜化したものの、段差はほとんど改善 されず、ゲイト絶縁膜をより薄く(例えば、500A以 下) することは困難であった。(図10(D))

【0071】本実施例では島状領域周辺を薄膜化することによって、その点が改善できる。図10(E)~(G)には、本実施例の様子を示す。図10(A)と同様に、厚さ600Aのシリコン領域11を薄膜化して、厚さ300Aのシリコン領域12を設ける。斜線部13は島状領域のパターンである。図から分かるように、島状領域130周辺部は全て薄膜化したシリコン膜になっている。(図10(E)、(F))

【0072】この状態で、エッチングをおこなっていくと、300Åエッチングした時点で下地酸化珪素膜表面15が露出する。そのとき、島状領域において、厚さ600Åであった部分16はそのままの厚さである。また、島状領域の周辺領域は丁度、全てのシリコン膜がエッチングされた状態で、周囲のシリコン領域14から分離した状態となり、島状領域が完成する。シリコン領域14は、図10(F)においては、厚さ600Åのシリコン領域であったが、エッチングされて、厚さ約300Åとなっている。また、段差に関して考察すると、ゲイト電極がその上に形成される領域16と下地酸化膜表面との段差は領

18

域 16 の厚さ(すなわち、300 Å)しかなく、厚さ 6 00 Å のゲイト絶縁膜をこの上に形成しても問題はない。(図 10 (G))

【0073】上記の例ではシリコン膜の薄膜化に関しては、膜厚を半分にする程度であったが、例えば、膜厚を1/4やそれ以下にするという場合には、本実施例のように島状領域の周囲の部分を薄膜化することの効果は顕著である。例えば、800Åのシリコン膜を200Åにまで薄膜化する場合を考えれば、実施例2の場合には、シリコンと酸化珪素のエッチング選択比が4:1という 10非常に好ましい場合でさえ、段差は、200Åに、オーバーエッチされた酸化珪素の深さ150Åを加えた350Åである。本実施例の場合は200Åであり、実施例2では、本実施例より段差が75%も大きくなる。

【0074】以上のようにして、エッチングをおこない、島状領域を形成した。いずれもTFTの活性層として、前者は周辺駆動回路のシフトレジスタ等の回路に用いられ、後者はアクティブマトリクス回路の画素TFTとして用いられる。その後、ゲイト絶縁膜406として、膜厚200~800A、例えば、500Aの酸化珪 20素膜406をプラズマCVD法によって形成した。

【0075】その後、厚さ1000Å~3μm、例えば、5000Åのアルミニウム膜をスパッタ法によって成膜した。そして、フォトレジストをスピンコーティング法によって形成した。フォトレジストの形成前に、陽極酸化法によって厚さ100~1000Åの酸化アルミニウム膜を表面に形成しておくと、フォトレジストの密着性が良くなる。その後、フォトレジストとアルミニウム膜をパターニングして、ゲイト電極407、408、409を形成した。エッチング終了後も、フォトレジス 30トは剥離せず、各ゲイト電極上にマスク膜410、411、412として残存せしめた。(図8(B))

【0076】さらにこれに電解溶液中で電流を通じてポーラス陽極酸化し、厚さ3000~6000Å、例えば、厚さ5000Åのポーラス陽極酸化物413、414、415を形成した。ボーラス陽極酸化は、3~20%のクエン酸もしくはショウ酸、燐酸、クロム酸、硫酸等の酸性水溶液を用いておこない、5~30Vの一定電流をゲイト電極に印加すればよい。本実施例においてはショウ酸溶液(30℃)中で、電圧を10Vとし、20~40分、陽極酸化した。ポーラス陽極酸化物の厚さは陽極酸化をおこなう時間によって制御した。(図8(C))

【0077】その後、マスク膜410、411、412を剥離し、実施例と同様な方法で陽極酸化をおこなった。すなわち、基板をpH=7、 $1\sim3%$ の酒石酸のエチレングリコール溶液に浸し、白金を陰極、アルミニウムのゲイト電極407、408、409を陽極として、徐々に電圧を上げて陽極酸化を進行させた。このようにして、形成された陽極酸化物被膜は緻密で耐圧が高く、

特に、バリヤ型陽極酸化物と称される。本実施例では厚さ1500~3500Å、例えば、2000Åのバリヤ型陽極酸化物416、417、418を形成した。(図8(D))

【0078】つぎに、周辺回路のNチャネル型TFTおよび画素TFTを形成する領域をマスク419で覆って、周辺回路のPチャネル型TFTのポーラス陽極酸化物413をエッチングした。このとき、エチャントとして燐酸、酢酸、硝酸の混酸を用いた。(図8(E))その後、マスク419を除去してゲイト酸化膜406をドライエッチング法によってエッチングした。このとき、エッチングガスとしてCH、を使用することによって、陽極酸化物はエッチングされず、酸化珪素膜406のみがエッチングされた。その結果、ポーラス陽極酸化物414、415の下の酸化珪素膜はエッチングされずに、406a、406b、406cが残った。(図8(F))

[0079] そして、周辺回路のNチャネル型TFTおよび画素TFTのポーラス陽極酸化物414、415をエッチングした。(図9(A))

その後、周辺回路のNチャネル型TFTの領域をマスク420で覆い、イオンドーピング法によって、周辺回路のPチャネル型TFTの領域のシリコン膜および島状領域405に、ゲイト電極部(ゲイト電極、バリヤ陽極酸化物、酸化珪素膜)をマスクとして自己整合的に不純物を注入した。ここでは、ジボラン(B.H.)をドーピングガスとして硼素を注入し、P型不純物領域421、422を形成した。この場合、硼素のドーズ量は1~4×1015原子/cm²、加速電圧を10kVとした。ここで、加速電圧が低いため、ゲイト酸化膜406cの下部にはドーピングされず燐は導入されなかった。(図9(B))

【0080】そして、マスク420を除去して、前面にフォスフィン(PH)をドーピングガスとして燐を注入して、周辺回路のNチャネル型TFTの領域にN型不純物領域423を形成した。このとき、燐のドーズ量は1~8×10''原子/cm'、加速電圧は5kVとした。ここで、加速電圧が低いため、ゲイト酸化膜406bの下部にはドーピングされず燐は導入されなかった。また、ドーズ量が硼素のドーズ量に比べ少ないため、周辺回路のPチャネル型TFTおよび画素TFTの不純物領域421、422はP型不純物領域のままであった。(図9(C))

その後、燐のドーズ量を 1×10 " $\sim 1 \times 10$ " c m"、加速電圧は90 k Vとして、周辺回路のNチャネル型TFTの領域のドーピングがされなかったゲイト酸化膜 406 bの下部に燐を導入し、低濃度ドレイン 42 4 (LDD、N"型)が形成された。(図9 (D))【0081】さらに、KrFエキシマレーザー(波長 248 nm、パルス幅 20 n s e c)を照射して、不純物

領域421、422、423、424の活性化をおこなった。レーザーのエネルギー密度は200~400mJ/cm'が適当であった。この際、画素TFTのゲイト酸化膜406 cの下に存在するPI接合は、レーザー照射によって十分に活性化された。しかし、周辺回路のTFTのPI接合、およびN I接合には十分なレーザー照射は期待できない。

【0082】そこで、レーザー照射工程の後に、さらに、 $350\sim550$ ℃でアニールをおこなって、上記接 10合部の活性化を促進させた。その際には、周辺回路のTFTの活性層の厚さは500 Åと厚いため、結晶化がチャネル形成領域(I 型)から周囲のP型およびN 型に進行し、良好なP I 接合が得られた。(図 9 (E))

つぎに、層間絶縁膜として、プラズマCVD法によって 酸化珪素膜425を厚さ3000Aに成膜した。

【0083】そして、層間絶縁膜425、ゲイト絶縁膜 示す。(実施例1)406のエッチングをおこない、ソース/ドレインにコ [図7] 本発明ンタクトホールを形成した。その後、アルミニウム膜を 20 す。(実施例1)スパッタ法によって形成し、パターニングしてソース/ ドレイン電極426、427、428、429を形成し (断面図、実施のた。 [図9] 本発明

【0084】最後に、パッシベーション膜430として厚さ2000~6000Å、例えば、3000Åの窒化 珪素膜をプラズマCVD法によって形成し、これと酸化 珪素膜425、ゲイト絶縁膜406をエッチングして、不純物領域422に対してコンタクトホールを形成した。そして、インディウム錫酸化物膜(ITO膜)を形成し、これをエッチングして、画素電極431を形成し 30た。(図9(E))以上のようにして、周辺回路で通常のPチャネル型TFT432とNチャネル型のLDDを有するTFT433によるCMOS素子と、Pチャネル型のオフセット領域を有する画素TFT434が形成された。

【0085】本実施例では、ゲイト酸化膜の厚さを従来の約半分の500Åとすることができた。この結果、画素TFT、周辺回路とも従来に比較してより優れた特性を示すことができた。

[0086]

【発明の効果】本発明によって、優れた特性のTFTを 得ることができた。また、実施例にも示したように、本 発明を利用して、最良の構成の半導体集積回路を構成することもできた。本実施例では、シリコン半導体を例に挙げて説明したが、他の半導体であってもよいことは自明である。このように本発明は工業上、有益であり、特許されるに十分たる資質を有する。

【図面の簡単な説明】

【図1】 本発明によるTFT回路の作製方法を示す。 (断面図、実施例1)

【図2】 本発明によるTFT回路の作製方法を示す。 (断面図、実施例2)

【図3】 本発明によるTFT回路の作製方法を示す。 (断面図、実施例3)

【図4】 本発明によるTFT回路の作製方法を示す。 (上面図、実施例2)

【図5】 本発明によるTFTOI、-V。特性例を示す。(実施例1)

【図6】 本発明によるTFTの電界効果移動度の例を示す。 (実施例1)

【図7】 本発明によるTFTのリーク電流の例を示す。(実施例1)

【図8】 本発明によるTFT回路の作製方法を示す。 (断面図、実施例4)

【図9】 本発明によるTFT回路の作製方法を示す。 (断面図、実施例4)


【図10】 本発明による島状領域のエッチング工程を示す。(実施例4)


【図11】 本発明によるエッチング例の斜視図を示す。


【符号の説明】

40

101	基板
102	下地絶縁膜
1 0 3	非晶質シリコン膜
1 0 4	酢酸ニッケル層
1 0 5	薄膜化した結晶性シリコン膜
106	島状半導体領域(シリコン)
107	ゲイト絶縁膜(酸化珪素)
108	ゲイト電極(アルミニウム)
109	陽極酸化物被膜(酸化アルミニウム)
1 1 0	N型不純物領域
111	層間絶縁物 (酸化珪素)
112,113	金属配線(窒化チタン/アルミニウ
<i>ል</i>)	







フロントページの続き

(51) Int. Cl. H 0 1 L 21/336

識別記号 庁内整理番号 F I

技術表示箇所

9056-4M H O 1 L 29/78

311 C

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.